Cadence、聯電合作開發22ULP與ULL製程認證 加速先進消費、5G和汽車應用設計
▲聯電錶示，藉由與Cadence合作，客戶可使用最新的製程技術和Cadence強大的數位全流程，能夠實現設計和生產力目標。（圖／資料照）
晶圓代工廠大聯電(2303)今(13)日宣佈，Cadence優化的數位全流程已獲得聯電22奈米超低功耗（ULP）與22奈米超低漏電（ULL）製程技術認證，以加速消費、5G和汽車應用設計。
聯電錶示，該流程結合了用於超低功耗設計的領先設計實現和籤核技術，協助共同客戶完成高品質的設計並實現更快的晶片設計定案（tapeout）流程。
Cadence數位全流程已針對聯電的22ULP與ULL製程技術進行優化，流程包括Innovus設計實現系統、Genus合成解決方案、Liberate元件庫特徵化解決方案、Quantus寄生效應萃取解決方案、Tempus時序籤核解決方案與物理驗證系統（PVS和LPA）。
聯電矽智財研發暨設計支援處處長陳元輝表示：「聯電的22ULP與ULL平臺非常適合各種半導體應用，包括對功率或漏電敏感的消費類晶片，及需要更長電池壽命的可穿戴產品。藉由與Cadence合作，客戶可使用我們最新的製程技術和Cadence強大的數位全流程，能夠滿足嚴格的設計要求並實現設計和生產力目標。」
Cadence數位與籤核產品管理處長Kam Kittrell表示：「透過我們與聯電的最新合作，我們的共同客戶可以採用經過聯電認證的數位參考流程以及聯電的22ULP與ULL低功耗技術，即可立即開始設計工作。」
他也強調，該認證使聯電客戶能夠利用最先進的低功耗工具組合進行設計合成、佈局繞線和籤核，使客戶能夠充滿信心地設計創新應用。