聯電攜手益華 優化22奈米制程

聯電。（示意圖／達志影像）

晶圓代工廠聯電今日宣佈，與荷商益華科技（Cadence）類比與混合訊號(Analog／Mixed Signal AMS)晶片設計流程獲得聯華電子22奈米超低功耗 (22ULP)與22奈米超低漏電(22ULL)製程認證，此流程可優化製程效率、縮短設計時間，加速5G、物聯網和顯示等應用設計開發，

聯電指出，此22奈米制程具有超低功耗和超低漏電的技術優勢，可滿足在科技創新發展下，使用時間長、體積小、運算強的應用需求。

聯電元件技術開發及設計支援副總經理鄭子銘表示，相較於28奈米制程，聯電的22 奈米制程能再縮減10％的晶粒面積、擁有更佳的功率效能，以及強化射頻性能等特點。