創意新品搶進臺積電N3P、CoWoS製程 擴大AI、HPC市場

IC設計服務廠創意宣佈，已順利正式設計定案每通道32Gbps的UCIe實體層IP，這個目前速度最快的UCIe將可運用在人工智慧、高效能運算、xPU及網路應用上，該晶片將可應用在臺積電N3P製程與CoWoS先進封裝技術。示意圖／本報系資料照

IC設計服務廠創意（3443）宣佈，已順利正式設計定案每通道32Gbps的UCIe實體層IP，這個目前速度最快的UCIe將可運用在人工智慧（AI）、高效能運算（HPC）、xPU及網路應用上，該晶片將可應用在臺積電（2330）N3P製程與CoWoS先進封裝技術。

創意電子近幾年着手開發了一系列用於臺積電N7、N5和N3製程節點的小晶片互連IP（GLink-2.5D）。GLink-2.5D IP均已通過矽驗證，在最高達17.2 Gbps下仍能穩健運轉。

此外，由於內建CRC檢查器以及重傳緩衝區，可達到遠小於 1 個 FIT，進而滿足最嚴苛的車用可靠度要求。 GLink-2.5D 可支援所有臺積電 2.5D 技術 (CoWoS-S/R/L、InFO_oS)。

創意電子也採用 UCIe 串流協議（Streaming Protocol），研發了適用於AXI、CXS 與 CHI 匯流排的橋接器。 這些橋接器經過最佳化，具備高流量密度、低功耗、低資料傳輸延遲，以及高效率的端對端流程控管等優異特色，有助順暢無礙地由單晶片NoC轉換至小晶片架構； 它們也支援動態電壓頻率調整（DVFS），可在不中斷資料流的情況下隨時變更電壓與匯流排頻率。

創意電子行銷長Aditya Raina表示，我們採用臺積電的7奈米、5奈米和3奈米技術，建立了完備且經過矽驗證的2.5D／3D小晶片IP產品組合。針對包括CoWoS、InFO及SoIC等臺積電3DFabric產品，創意電子將結合自身的設計專業能力、封裝設計、電氣和熱模擬、DFT與生產測試能力，爲客戶提供穩健且全方位的解決方案，協助他們縮短設計週期，快速推出AI、HPC、xPU及網路等產品。